VICKERS放大器EEA-PAM-533-A-32常規(guī)現(xiàn)貨型號

威格士VICKERS放大器設計運算放大器是模數(shù)轉(zhuǎn)換電路中的一個總線通用、總線重要的的單元。全差分運放是指輸入和輸出都是差分信號的運放, 與普通的單端輸出運放相比有以下幾個優(yōu)點: 輸出的電壓擺幅較大;較好的抑制共模噪聲;更低的噪聲;抑制諧波失真的偶數(shù)階項比較好等。因此通常高性能的運放多采用全差分形式。近年來,全差分運放更高的單位增益帶寬頻率及更大的輸出擺幅使得它在高速和低壓電路中的應用更加廣泛。隨著日益增加的數(shù)據(jù)轉(zhuǎn)換率, 高速的模數(shù)轉(zhuǎn)換器需求越來越廣泛, 而高速模數(shù)轉(zhuǎn)換器需要高增益和高單位增益帶寬運放來滿足系統(tǒng)精度和快速建立的需要。速度和精度是模擬電路兩個總線重要的性能指標,然而,這兩者的要求是互相制約、互為矛盾的。所以同時滿足這兩方面的要求是困難的。折疊共源共柵技術(shù)可以較*地解決這一難題, 這種結(jié)構(gòu)的運放具有較高的開環(huán)增益及很高的單位增益帶寬。全差分運放的缺點是它外部反饋環(huán)的共模環(huán)路增益很小, 輸出共模電平不能確定,因此,一般情況下需加共模反饋電路

　　威格士VICKERS放大器運放結(jié)構(gòu)的選擇運算放大器的結(jié)構(gòu)重要有三種:(a) 簡單兩級運放,(b)折疊共源共柵,(c)共源共柵,如圖1 的前級所示。本次設計的運算放大器的設計指標要求差分輸出幅度為±4V, 即輸出端的所有NMOS 管的VDSAT,N 之和小于0.5V,輸出端的所有PMOS 管的VDSAT,P 之和也必須小于0.5V

EEA-PAM-571-A--32
EEA-PAM-553-A-32
EEA-PAM-553-A-32  
EEA-PAM-533-C-32
EEA-PAM-533-E-32
EEA-PAM-513-A-14
EEA-PAM-513-A-32
EEA-PAM-513-A-30
EEA-PAM-118-B-30
EEA-PAM-119-A-30
EEA-PAM-520-A-14
EEA-PAM-523-A-30
EEA-PAM-523-A-32
EEA-PAM-525-A-32
EEA-PAM-525-A-30
EEA-PAM-533-A-32
EEA-PAM-535-A-32
EEA-PAM-541-A-32
EEA-PAM-561-A-32
EEA-PAM-568-A-32
EEA-PAM-571-A-32
EEA-PAM-581-A-32
EEA-PAM-535-D-32
EEA-PAM-513-A-32

VICKERS放大器EEA-PAM-533-A-32常規(guī)現(xiàn)貨型號